16-розрядне ядро процесора з розширеною архітектурою
Електронний науковий архів Науково-технічної бібліотеки Національного університету "Львівська політехніка"
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
16-розрядне ядро процесора з розширеною архітектурою
|
|
| Creator |
Березко, Л. О.
Троценко, В. В, |
|
| Subject |
ядро процесора
цільова матриця модель |
|
| Description |
Розглянуто нове 16-розрядне ядро процесора, призначене для імплементування в системи на кристалі на основі ПЛІС фірми Xilinx. Ядро спроможне надавати продуктивність 100 MIPS, споживає 70000 вентилів цільової матриці Virtex-2, дає змогу застосовувати в розробці безкоштовні САПР Xilinx WebPack і пропонується як VHDL- модель. We consider the new 16-bit core processor designed to be implemented in systems on crystal based on programmable logic integrated circuit from Xilinx company. The core is able to provide performance of 100 MIPS, consuming 70000 VALVE target matrix Virtex-2, can be used in the development of free CAD XilinxWebPack and is offered as a VHDL- model. |
|
| Date |
2010-07-29T09:18:27Z
2010-07-29T09:18:27Z 2009 |
|
| Type |
Article
|
|
| Identifier |
Березко Л. О. 16-розрядне ядро процесора з розширеною архітектурою / Л. О. Березко, В. В. Троценко // Вісник Національного університету "Львівська політехніка". – 2009. – № 658 : Комп’ютерні системи та мережі. – С. 3-6. – Бібліографія: 2 назви.
http://ena.lp.edu.ua:8080/handle/ntb/6045 |
|
| Language |
ua
|
|
| Publisher |
Національний університет "Львівська політехніка"
|
|