| |
| Поле |
Співвідношення |
| |
| Title |
Fault detection of system level SoC model
|
| |
| Creator |
Hahanov, Vladimir
Litvinova, Eugenia
Hahanova, Yulia
Gharibi, Wajeb
|
| |
| Subject |
testing
verification
HDL-model
Infrastructure IP
|
| |
| Description |
The effective process models and methods for
diagnosing the functional failures in software and/or hardware are offered. The register or matrix (tabular) data structures,
focused to parallel execution of logic operations, are used for detecting the faulty components.
|
| |
| Date |
2012-09-21T13:41:52Z
2012-09-21T13:41:52Z
2012
|
| |
| Type |
Article
|
| |
| Identifier |
Hahanov V. Fault detection of system level SoC model / Vladimir Hahanov, Eugenia Litvinova, Yulia Hahanova, Wajeb Gharibi // Сучасні проблеми радіоелектроніки, телекомунікацій, комп'ютерної інженерії TCSET'2012 : матеріали XI Міжнародної конференції, присвяченої 60-річчю заснування радіотехнічного факультету у Львівській політехніці, 21-24 лютого 2012, Львів, Славське, Україна / Міністерство освіти і науки, молоді та спорту України, Національний університет "Львівська політехніка". - Львів : Видавництво Львівської політехніки, 2012. – С. 290. - Bibliography: 2 titles. – Паралельний титульний аркуш англійською.
http://ena.lp.edu.ua:8080/handle/ntb/14565
|
| |
| Language |
en
|
| |
| Publisher |
Національний університет "Львівська політехніка"
|
| |
