Імітансний логічний елемент "І"
Репозитарій Вінницького Національного Технічного Університету
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Імітансний логічний елемент "І"
Иммитансный логический элемент и IMMITANCE LOGIC ELEMENT AND |
|
| Creator |
Ліщинська, Людмила Броніславівна
Філинюк, Микола Антонович Лазарєв, Олександр Олександрович Фурса, Світлана Євгенівна Покотилюк, Леся Ігорівна Лищинская, Людмила Брониславовна Филинюк, Николай Антонович Лазарев, Александр Александрович Фурса, Светлана Евгеньевна Покотилюк, Леся Игоревна Lischynska, Liudmyla Bronislavivna Filyniuk, Mykola Antonovych Lazarev, Oleksandr Oleksandrovych Fursa, Svitlana Yevhenivna Pokotyliuk, Lesia Ihorivna |
|
| Subject |
H03H 19/00
імітансний логічний елемент обчислювальна техніка елементна база обчислювальних пристроїв логічний елемент "І" |
|
| Description |
Імітансний логічний елемент "І", який містить обмежувальний резистор, три розділових конденсатори, дві вхідні клеми, вихідну клему, шину живлення, причому введено два біполярних транзистори, два резистори, спільну шину, до якої під'єднані колектори першого та другого біполярних транзисторів, перший вивід першого резистора і перший вивід другого резистора, база першого біполярного транзистора з'єднана з другим виводом першого резистора і першим виводом другого розділового конденсатора, емітер першого біполярного транзистора з'єднаний з емітером другого біполярного транзистора, першим виводом обмежувального резистора і першим виводом першого розділового конденсатора, другий вивід обмежувального резистора з'єднаний з шиною живлення, другий вивід першого розділового конденсатора з'єднаний з вихідною клемою, другий вивід другого розділового конденсатора з'єднаний з першою вхідною клемою, база другого біполярного транзистора з'єднана з другим виводом другого резистора і першим виводом третього розділового конденсатора, його другий вивід з'єднаний з другою вхідною клемою.
Иммитансный логический элемент "И" содержит ограничительный резистор, три разделительных конденсатора, две входные клеммы, выходную клемму, шину питания, причем введены два биполярных транзистора, два резистора, общая шина, к которой подключены коллекторы первого и второго биполярных транзисторов, первый вывод первого резистора и первый вывод второго резистора, база первого биполярного транзистора соединена со вторым выводом первого резистора и первым выводом второго разделительного конденсатора, эмиттер первого биполярного транзистора соединен с эмиттером второго биполярного транзистора, первым выводом ограничительного резистора и первым выводом первого разделительного конденсатора, второй вывод ограничительного резистора соединен с шиной питания, второй вывод первого разделительного конденсатора соединен с выходной клеммой, второй вывод второго разделительного конденсатора соединен с первой входной клеммой, база второго биполярного транзистора соединена со вторым выводом второго резистора и первым выводом третьего разделительного конденсатора, его второй вывод соединен со второй входной клеммой. An immitance logic element “AND” comprises a limiting resistor, three blocking capacitors, two input terminals, an output terminal, a power distribution bus; two bipolar transistors, two resistors, the common bus are introduced, to the common bus collectors of the first and second bipolar transistors, the first lead of first resistor and first output of second resistor are connected; the base of first bipolar transistor is connected to the second output of first resistor and first output of second blocking capacitor, the emitter of first bipolar transistor is connected to the emitter of second bipolar transistor, the first output of limiting resistor and first output of first blocking capacitor, the second output of limiting resistor is connected to the power distribution bus; the second output of first blocking capacitor is connected to the output terminal; the second output of second blocking capacitor is connected to the first input terminal; the base of second bipolar transistor is connected to the second output of second resistor and first output of third blocking capacitor, the second output thereof is connected to the second input terminal. |
|
| Date |
2015-01-26T10:38:26Z
2015-01-26T10:38:26Z 2013-01-25 |
|
| Type |
Other
|
|
| Identifier |
76934
Пат. 76934 UA, МПК H03H 19/00. Імітансний логічний елемент "І" [Текст] / Л. Б. Ліщинська, М. А. Філинюк, О. О. Лазарєв, С. Є. Фурса, Л. І. Покотилюк (Україна). - № u201207209 ; заявл. 13.06.2012 ; опубл. 25.01.2013, Бюл. № 2. - 4 с. : кресл. http://ir.lib.vntu.edu.ua/handle/123456789/194 |
|
| Language |
uk_UA
|
|
| Publisher |
Державне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)
|
|