Уменьшение аппаратурных затрат в схеме автомата Мура с использованием особенностей базиса CPLD
Vernadsky National Library of Ukraine
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Уменьшение аппаратурных затрат в схеме автомата Мура с использованием особенностей базиса CPLD
|
|
| Creator |
Баркалов, А.А.
Матвиенко, А.В. Цололо, С.А. |
|
| Description |
Предлагается метод уменьшения аппаратурных затрат в схеме автомата Мура. Метод основан на использовании свободных выходов блоков EMB для представления кодов классов псевдоэквивалентных состояний. Приведены результаты исследований предложенного подхода.
Запропоновано метод зменшення витрат апаратури у схемі автомата Мура. Метод заснований на використанні вільних виходів блоків EMB для представлення кодів класів псевдоеквівалентних станів. Наведені результати досліджень запропонованого підходу. The method of Moore FSM circuit optimization is proposed. The method is based on use of free outputs EMB blocks for representation of the codes of classes of pseudoequivalent states. Results of researches of the proposed method are given. |
|
| Date |
2010-03-04T16:08:17Z
2010-03-04T16:08:17Z 2008 |
|
| Type |
Article
|
|
| Identifier |
Уменьшение аппаратурных затрат в схеме автомата Мура с использованием особенностей базиса CPLD / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2008. — № 7. — С. 86-94. — Бібліогр.: 11 назв. — рос.
1817-9908 http://dspace.nbuv.gov.ua/handle/123456789/6501 681.324 |
|
| Language |
ru
|
|
| Publisher |
Інститут кібернетики ім. В.М. Глушкова НАН України
|
|