Оптимизация логической схемы автомата мура на FPGA
Vernadsky National Library of Ukraine
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Оптимизация логической схемы автомата мура на FPGA
|
|
| Creator |
Баркалов, А.А.
Матвиенко, А.В. Цололо, С.А. |
|
| Description |
Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем.
Запропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій у вигляді композиції двох схем. The method of optimization of hardware amount in logic circuit of Moore finite-state-machine is proposed. The method is based on representation of microoperations formation circuit as composition of two circuits. |
|
| Date |
2013-06-30T06:38:08Z
2013-06-30T06:38:08Z 2011 |
|
| Type |
Article
|
|
| Identifier |
Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос.
1817-9908 http://dspace.nbuv.gov.ua/handle/123456789/46449 004.274 |
|
| Language |
ru
|
|
| Relation |
Комп’ютерні засоби, мережі та системи
|
|
| Publisher |
Інститут кібернетики ім. В.М. Глушкова НАН України
|
|