Проектирование на ПЛИС компараторов большой размерности
Vernadsky National Library of Ukraine
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Проектирование на ПЛИС компараторов большой размерности
|
|
| Creator |
Соловьев, В.В.
|
|
| Subject |
Технические средства информатики
|
|
| Description |
Рассмотрен иерархический метод синтеза на ПЛИС компараторов большого размера, эффективность которого сравнима с двумя методами, реализованными в пакете MAX+PLUSII фирмы Altera, при проектировании компараторов на 256 разрядов, что позволит снизить их стоимость.
A hierarchical synthesis method of comparators on CPLD/FPGA is considered. The efficiency of the method can be compared with two methods implemented in Altera’s CAD MAX+PLUSII at designing the comparator on 256 bits. The suggested method will permit of reducing the comparator’s cost. Розглянуто ієрархічний метод синтезу на ПЛІС компараторів великого розміру, ефективність якого можна зрівняти з двома методами, реалізованими в пакеті MAX+PLUSII фірми Altera, при проектуванні компараторів на 256 розрядів, що дозволить здешевити їх. |
|
| Date |
2015-06-06T18:31:14Z
2015-06-06T18:31:14Z 2009 |
|
| Type |
Article
|
|
| Identifier |
Проектирование на ПЛИС компараторов большой размерности / В.В. Соловьев // Управляющие системы и машины. — 2009. — № 5. — С. 62–68. — Бібліогр.: 9 назв. — рос.
0130-5395 http://dspace.nbuv.gov.ua/handle/123456789/82760 681.3 |
|
| Language |
ru
|
|
| Relation |
Управляющие системы и машины
|
|
| Publisher |
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
|
|