Применение конвейеризации для увеличения быстродействия логических схем
Vernadsky National Library of Ukraine
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Применение конвейеризации для увеличения быстродействия логических схем
|
|
| Creator |
Бибило, П.Н.
Кириенко, Н.А. |
|
| Subject |
Технические средства информатики
|
|
| Description |
Представлены алгоритм и программа конвейеризации комбинационных нерегулярных логических схем с целью повышения их быстродействия. Приведены результаты исследования по определению характеристик конвейеризованных схем и выводы об усложнении конвейеризованной схемы и потребляемого ею тока.
An algorithm and a programme for pipelining of circuits of logic elements to increase the speed of logic circuits are described. The results of the pipelining circuits research are presented. The conclusions about significant increase in complexity and power consumption of pipelining circuit are made. Подано алгоритм і програму конвеєризації комбінаційних нерегулярних логічних схем з метою підвищення їх швидкодії. Подано результати дослідження з визначення характеристик конвеєризованих схем і висновки про ускладнення конвеєризованої схеми і спожитого нею струму. |
|
| Date |
2015-06-16T20:12:16Z
2015-06-16T20:12:16Z 2013 |
|
| Type |
Article
|
|
| Identifier |
Применение конвейеризации для увеличения быстродействия логических схем / П.Н. Бибило, Н.А. Кириенко // Управляющие системы и машины. — 2013. — № 6. — С. 40-43. — Бібліогр.: 6 назв. — рос.
0130-5395 http://dspace.nbuv.gov.ua/handle/123456789/83217 519.713:681.3 |
|
| Language |
ru
|
|
| Relation |
Управляющие системы и машины
|
|
| Publisher |
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
|
|