Удосконалення композиційного пристрою керування з оптимальною адресацією мікрокоманд
Наукові журнали НАУ
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Удосконалення композиційного пристрою керування з оптимальною адресацією мікрокоманд
Усовершенствование композиционного устройства управления с оптимальной адресацией микрокоманд Optimization of the compositional control unit with optimum addressing microinstractions |
|
| Creator |
Баркалов, А. А.; Зеленогурский университет, Республика Польша
Визор, Я. Е.; Институт кибернетики им. В.М. Глушкова НАН Украины Матвиенко, А. В.; Институт кибернетики им. В.М. Глушкова НАН Украины |
|
| Subject |
—
УДК 004.274 — УДК 004.274 — UDC 004.274 |
|
| Description |
Запропонован метод, що дозволяє спростити схему адресації композиційного мікропрограмно- го пристрою керування з оптимальною адресацією мікрокоманд, яка реалізована на FPGA. Метод заснований на використанні процедури елементаризації операторних лінійних ланцюгів з розділенням кодів і оптимальним кодуванням операторних лінійних ланцюгів. Застосування даного методу забезпечує зменшення числа LUT-елементів в FPGA мікросхемі. Наведено приклад застосування запропонованого методу
Предложен метод, позволяющий упростить схему адресации композиционного микропрограммного устройства управления с оптимальной адресацией микрокоманд, реализованную на FPGA. Метод основан на использовании процедуры элементаризации операторных линейных цепей с разделением кодов и оптимальным кодированием операторных линейных цепей. Применение данного метода обеспечивает уменьшение числа LUT-элементов в FPGA микросхеме. Приведен пример применения предложенного метода The method is proposed that leads to simplification of the circuit of addressing of compositional microprogram control unit with optimum addressing microinstractions implemented on FPGA. Method is based on usage of procedure elementarization of operational linear chains with sharing of codes and optimal coding of operational linear chains. The application of the method permits to decrease the amount of LUT-elements in the chip of FPGA. An example of proposed method application is given |
|
| Publisher |
Національний авіаційний університет
|
|
| Contributor |
—
— — |
|
| Date |
2015-10-27
|
|
| Type |
—
|
|
| Format |
application/pdf
|
|
| Identifier |
http://jrnl.nau.edu.ua/index.php/PIU/article/view/9164
|
|
| Source |
Проблемы информатизации и управления; Том 1, № 33 (2011); 25-32
Проблеми iнформатизацiї та управлiння; Том 1, № 33 (2011); 25-32 Problems of Informatization and Management; Том 1, № 33 (2011); 25-32 |
|
| Language |
uk
|
|