Реалізація прискорених алгоритмів цілочисельного ділення на плис
Наукові журнали НАУ
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Реалізація прискорених алгоритмів цілочисельного ділення на плис
Реализация ускоренных алгоритмов целочисленного деления на плис Implementation of the accelerated algorithms for integer division in the FPGA |
|
| Creator |
Опанасенко, В. Н.; Институт кибернетики им. В.М. Глушкова НАН Украины
Лисовый, А. Н.; Институт кибернетики им. В.М. Глушкова НАН Украины Сорока, Е. В.; Институт кибернетики им. В.М. Глушкова НАН Украины |
|
| Subject |
—
УДК 004.315.5 — УДК 004.315.5 — UDC 004.315.5 |
|
| Description |
Запропоновано структурні реалізації модулів ділення в елементному базисі ПЛІС типу FPGA, виконані шляхом поведінкового опису алгоритмів мовою VHDL. Pеалізована перевірка функціонування модулів ділення методом моделювання в системі ModelSim Xilinx Edition - мхе III за допомогою перевірочного стенду
Предложены структурные реализации модулей деления в элементном базисе ПЛИС типаFPGA, выполненные путем поведенческого описания алгоритмов на языке VHDL. Реализована проверка функционирования модулей деления методом моделирования в системеModelSim Xilinx Edition - МХЕ III с помощью проверочного стенда The structural division of the implementation of the modules in the elemental basis of FPGA type FPGA, made by behavioral algorithms description language VHDL. Implemented check the functioning of the modules division simulation system ModelSim Xilinx Edition - MXE III with a test stand |
|
| Publisher |
Національний авіаційний університет
|
|
| Contributor |
—
— — |
|
| Date |
2015-11-04
|
|
| Type |
—
|
|
| Format |
application/pdf
|
|
| Identifier |
http://jrnl.nau.edu.ua/index.php/PIU/article/view/9261
|
|
| Source |
Проблемы информатизации и управления; Том 1, № 23 (2008); 114-117
Проблеми iнформатизацiї та управлiння; Том 1, № 23 (2008); 114-117 Problems of Informatization and Management; Том 1, № 23 (2008); 114-117 |
|
| Language |
ru
|
|