Модель интерпритации высокоуровневых операторов LTL-логики
Електронного архіву Харківського національного університету радіоелектроніки (Open Access Repository of KHNURE)
Переглянути архів Інформація| Поле | Співвідношення | |
| Creator |
Зайченко, С. А.
Литвинова, Е. И. Побеженко, И. А. |
|
| Date |
2013-10-09T10:25:36Z
2013-10-09T10:25:36Z 2009 |
|
| Identifier |
Зайченко, С. А. Модель интерпритации высокоуровневых операторов LTL-логики. / С. А. Зайченко, Е. И. Литвинова, И. А. Побеженко // АСУ и приборы автоматики : всеукр. межвед. науч.-техн. сб. – Х. : Изд-во ХНУРЭ, 2009. – Вып. 149. – С. 96–111.
http://hdl.handle.net/123456789/783 |
|
| Description |
На основе анализа математического аппарата линейной темпоральной логики в применении к верификации цифровых систем разрабатывается модель интерпретации высокоуровневых операторов LTL-логики для проверки справедливости формул во время симуляции – режим глобального времени.
|
|
| Language |
ru
|
|
| Publisher |
ХНУРЭ
|
|
| Subject |
цифровые системы
автоматизированное проектирование |
|
| Title |
Модель интерпритации высокоуровневых операторов LTL-логики
|
|