Особливості архітектури та структури реконфігурованих графічних прискорювачів
Репозитарій Вінницького Національного Технічного Університету
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Особливості архітектури та структури реконфігурованих графічних прискорювачів
Peculiarities of the architecture and structure of the reconfigure accelerator cards Особенности архитектуры и структуры реконфигурируемых графических ускорителей |
|
| Creator |
Яковлев, Юрій Сергійович
|
|
| Subject |
реконфігурація
графічний прискорювач “процессор-в-памяти” програмована логічна інтегральна схема(ПЛІС) реконфигурация графический ускоритель “процессор-в-памяти” программируемая логическая интегральная схема (ПЛИС) reconfiguration the accelerator the "processor-in-memory" the programmed logical chip (PLC) |
|
| Description |
Розглянуто особливості побудови графічних прискорювачів з реконфігурацією шляхом використання: комутаційних схем для вибору оптимальних ресурсів прискорювача; масштабування системи за рахунок використання модифікованої кільцевої шини; застосування ПЛИС для конфігурації прискорювача під тип вирішуваної задачі; архітектури типу “процесор-в-пам’яті” із застосуванням запропонованого методу розподілу графічної задачі по процесорах системи. При цьому запропоновані архітектурноструктурні рішення захищені патентами України.
Рассмотрены особенности построения графических ускорителей с реконфигурацией путем использования: коммутационных схем для выбора оптимальных ресурсов ускорителя; масштабирования системы за счет использования модифицированной кольцевой шины; применения ПЛИС для конфигурации ускорителя под тип решаемой задачи; архитектуры типа “процессор-впамяти” с применением предложенного метода распределения графической задачи по процессорам системы. При этом предложенные архитектурно-структурные решения защищены патентами Украины. Features of construction of accelerators with reconfiguration by usage are observed: diagrammes of connections for sampling of optimal resources of the accelerator; scalings of system at the expense of usage of the updated ring bus; applications the PLIS for an accelerator pattern under type of the solved task; architectures of type "processor-in-memory" with application of the offered method of allocation of the graphics task on system processors. Thus offered is architectural-structural solutions are protected by patents of Ukraine. |
|
| Date |
2016-01-17T21:21:42Z
2016-01-17T21:21:42Z 2014-06-20 |
|
| Type |
Article
|
|
| Identifier |
Яковлев Ю. С. Особливості архітектури та структури реконфігурованих графічних прискорювачів [Текст] / Ю. С. Яковлев // Інформаційні технології та комп ютерна інженерія. - 2013. - № 3.
2078-6387 1999-9941 http://itce.vntu.edu.ua/index.php/itce/article/view/130 http://ir.lib.vntu.edu.ua/handle/123456789/3643 004.27; 004.31; 004.382.2. |
|
| Language |
uk_UA
|
|
| Publisher |
ВНТУ
|
|