Методика апаратно-програмної реалізації однонейронного нейромережевого під-регулятора на fpga
Репозитарій Вінницького Національного Технічного Університету
Переглянути архів ІнформаціяПоле | Співвідношення | |
Title |
Методика апаратно-програмної реалізації однонейронного нейромережевого під-регулятора на fpga
Single neuron neural pid controller hardware-in-the-loop implementation method using fpga Методика аппаратно-программной реализации однонейронного нейросетевого пид-регулятора на fpga |
|
Creator |
Кравець, П. І.
Жеребко, В. А. Шимкович, В. М. |
|
Description |
Запропоновано методику апаратно-програмної реалізації нейромережевого ПІД-регулятора на FPGA-кристалі. Наведено покроковий алгоритм синтезу такого регулятора. Моделювання виконано в середовищі MATLAB та засобами Xilinx System Generator. Розглянуто конкретний приклад синтезу системи управління з використанням однонейронного ПІД-регулятора. Виконані розрахунки що до оптимальності розрядної сітки даних, що забезпечують правильність функціонування ПІД-регулятора.
Предложена методика аппаратно-программной реализации нейросетевого ПИД-регулятора на FPGA-кристалле. Приведен пошаговый алгоритм синтеза такого регулятора. Моделирование выполнено в среде MATLAB и средствами Xilinx System Generator. Рассмотрен конкретный пример синтеза системы управления с использованием однонейронного ПИД-регулятора. Выполнены расчеты оптимальности разрядной сетки данных, обеспечивающих правильность функционирования ПИД-регулятора. The single neuron neural PID-controller hardware-in-the-loop implementation method using FPGA is offered in the paper. The step-wise synthesis algorithm is given. Simulation was done using MATLAB and Xilinx System Generator. Particular example of single neuron PID-controller control system synthesis is described. Some calculations of optimality of bit grid data that assure the accuracy of PID-controller performance are done. |
|
Date |
2016-01-26T15:28:47Z
2016-01-26T15:28:47Z 2010-11-12 |
|
Type |
Article
|
|
Identifier |
Кравець П. І. Методика апаратно-програмної реалізації однонейронного нейромережевого під-регулятора на fpga [Текст] / П. І. Кравець, В. А. Жеребко, В. М. Шимкович // Вісник Вінницького політехнічного інституту. - 2011. - № 3. - С. 148-152.
1997-9274 1997-9266 http://visnyk.vntu.edu.ua/index.php/visnyk/article/view/1447 http://ir.lib.vntu.edu.ua/handle/123456789/6276 681.51 |
|
Language |
uk_UA
|
|
Publisher |
ВНТУ
|
|