Квазілінійна математична модель помножувача частоти на основі біполярної транзисторної структури з від'ємним опором
Репозитарій Вінницького Національного Технічного Університету
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Квазілінійна математична модель помножувача частоти на основі біполярної транзисторної структури з від'ємним опором
|
|
| Creator |
Осадчук, О. В.
Семенов, А. О. Коваль, К. О. |
|
| Subject |
моделювання
помножувачі частоти від'ємний опір транзисторна структура з від'ємним опором |
|
| Description |
В роботі запропоновано квазілінійну математичну модель помножувача частоти аналогових сигналів на основі біполярної транзисторної структури з від’ємним опором. Квазілінійна математична модель побудована на основі степеневої апроксимації вольт-амперних характеристик біполярної транзисторної структури та квазілінійної схеми-заміщення у режимах подвоєння та потроєння частоти.
In this work it is proposed a quasi-linear mathematical model of an analog signal frequency multiplier on a base of bipolar transistor structure with negative resistance. The quasi-linear mathematical model is developed on a base of power approximation of U/I characteristics of the bipolar transistor structure and a quasi-linear substitution circuit in frequency doubling and tripling modes. |
|
| Date |
2016-02-17T11:18:46Z
2016-02-17T11:18:46Z 2009-10 |
|
| Type |
Article
|
|
| Identifier |
Семенов А. О. Квазілінійна математична модель помножувача частоти на основі біполярної транзисторної структури з від'ємним опором [Текст] / А. О. Семенов, О. В. Осадчук, К. О. Коваль // Вісник Хмельницького національного університету. Серія "Технічні науки". - 2009. - № 4. - С. 244-248.
http://ir.lib.vntu.edu.ua/handle/123456789/8347 621.382.2 |
|
| Language |
uk_UA
|
|
| Publisher |
Хмельницький національний університет
|
|