Запис Детальніше

ТЕХНОЛОГІЯ ТЕСТУВАННЯ ТА ВЕРИФІКАЦІЇ СИСТЕМНИХ HDL-МОДЕЛЕЙ

Електронного архіву Харківського національного університету радіоелектроніки (Open Access Repository of KHNURE)

Переглянути архів Інформація
 
 
Поле Співвідношення
 
Creator Хаханов, В. І.
Гузь, О. А.
Побежнко, І. А.
Ngene, Christopher Umerah
 
Date 2016-07-07T01:25:46Z
2016-07-07T01:25:46Z
2010
 
Identifier Хаханов В. І. ТЕХНОЛОГІЯ ТЕСТУВАННЯ ТА ВЕРИФІКАЦІЇ СИСТЕМНИХ HDL-МОДЕЛЕЙ / Хаханов В. І., Гузь О. А., Побеженко І. А., Ngene Cristopher Umerah // Науково-технічний журнал : Радіоелектронні і комп'ютерні системи (РЕКС) - 2010
1814-4225
http://hdl.handle.net/123456789/3244
 
Description Технология позволяет осуществлять поиск ошибок с заданной глубиной в программном HDL-коде за
приемлемое для разработчика время путем введения ассерционной избыточности в критические точки программной модели, определяемые с помощью синтезированных логических функций тестопригодности. Рассмотрены инновационные технологии тестопригодного проектирования программных
и аппаратных продуктов, ориентированные на эффективную разработку тестов и верификацию ком-
понентов цифровых систем на кристаллах. Таким образом, используемые в hardware design and test
критерии управляемости и наблюдаемости применены для оценки качества программного кода в целях
его улучшения и эффективного диагностирования семантических ошибок.
 
Language ru
 
Publisher Науково-технічний журнал : Радіоелектронні і комп'ютерні системи (РЕКС)
 
Relation УДК;681. 326
 
Subject тестирование
тестопригодность
верификация
ассерция
HDL-модель
 
Title ТЕХНОЛОГІЯ ТЕСТУВАННЯ ТА ВЕРИФІКАЦІЇ СИСТЕМНИХ HDL-МОДЕЛЕЙ
 
Type Article