Уменьшение аппаратурных затрат в схеме МПА Мура при реализации на CPLD
Електронний архів E-archive DonNTU – (Electronic archive Donetsk National Technical University)
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Уменьшение аппаратурных затрат в схеме МПА Мура при реализации на CPLD
|
|
| Creator |
Баркалов, А.А.
Цололо, С.А. |
|
| Subject |
PAL
CPLD макроячейка МПА Мура уменьшение аппаратурные затраты |
|
| Description |
Method of Moore’s circuit optimization is proposed. The method is based on use of free outputs EMB blocks for representation the codes of classes of pseudoequivalent states. The proposed approach allows to reduce number of PAL macrocells in Moore FSM without decrease of digital system performance. The carried out researches have shown that the method reduces hardware expenses up to 28%.
|
|
| Date |
2011-12-05T14:29:39Z
2011-12-05T14:29:39Z 2008 |
|
| Identifier |
http://ea.donntu.edu.ua/handle/123456789/2860
|
|
| Relation |
Научные труды ДонНТУ. Серия "Вычислительная техника и автоматизация". Выпуск 15 (130), 2008;
|
|