Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD
Електронний архів E-archive DonNTU – (Electronic archive Donetsk National Technical University)
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD
Optimization circuit of Moore FSM realization on CPLD |
|
| Creator |
Цололо, С.А.
|
|
| Subject |
CPLD
аппаратурные затраты программируемые логические устройства |
|
| Description |
Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. An example of application of proposed method is given |
|
| Date |
2012-03-13T12:25:33Z
2012-03-13T12:25:33Z 2008-07-04 |
|
| Type |
Article
|
|
| Identifier |
Цололо С.А. Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD// Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,вып. 9 (132), Донецк, ДонНТУ, 2008. – С.211-214.
1996-1588 http://ea.donntu.edu.ua/handle/123456789/8114 |
|
| Publisher |
Донецкий национальный технический университет
|
|