СТРУКТУРНЫЙ МЕТОД УЧЕТА ВРЕМЕННЫХ ЗАДЕРЖЕК ПРИ ЛОГИЧЕСКОМ МОДЕЛИРОВАНИИ МОП-СТРУКТУР НА ПЕРЕКЛЮЧАТЕЛЬНОМ УРОВНЕ
Електронний архів E-archive DonNTU – (Electronic archive Donetsk National Technical University)
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
СТРУКТУРНЫЙ МЕТОД УЧЕТА ВРЕМЕННЫХ ЗАДЕРЖЕК ПРИ ЛОГИЧЕСКОМ МОДЕЛИРОВАНИИ МОП-СТРУКТУР НА ПЕРЕКЛЮЧАТЕЛЬНОМ УРОВНЕ
Structural method of the account of delays for logic simulation of MOS-structures at a switching level. |
|
| Creator |
Андрюхин, А.И.
Терещук, Д.С. Andruckin, A.I. Tereshuk, D.S. |
|
| Subject |
Structural method
the delays of transistors Structural method Транзисторы Структурный метод задержки транзисторов |
|
| Description |
The transistors which are added into the device to simulate the different kind delays are described. Structural method is to suggested to be used for switch-level simulation of MOS structures taking into account the delays of transistors.
|
|
| Date |
2012-11-12T10:06:55Z
2012-11-12T10:06:55Z 2002 |
|
| Type |
Article
|
|
| Identifier |
Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,випуск 39, Донецк, ДонНТУ, 2002
http://ea.donntu.edu.ua/handle/123456789/15910 |
|
| Publisher |
ДонНТУ
|
|