ПАРАЛЛЕЛЬНОЕ РАЗБИЕНИЕ ГРАФОВ ДЛЯ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ
Електронний архів E-archive DonNTU – (Electronic archive Donetsk National Technical University)
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
ПАРАЛЛЕЛЬНОЕ РАЗБИЕНИЕ ГРАФОВ ДЛЯ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ
Parallel graph partitioning for logic simulation of digital devices. |
|
| Creator |
Ладыженский, Ю.В.
Чнкунов, П.А. Ladyzhensky, Y.V. Chikunov, Р.А. |
|
| Subject |
logic simulations
software system parallel graph логическое моделирование цифровые устройства параллельные алгоритмы |
|
| Description |
Parallel graph partition problems are considered for logic simulations. The Formulations of problems are given. Descriptions of some parallel graph partitioning algorithms arc Considt A hierarchical scheme to combine results of algorithms is considered. A software system for parallel graph partitions is described.
|
|
| Date |
2012-11-21T15:07:14Z
2012-11-21T15:07:14Z 2002 |
|
| Type |
Article
|
|
| Identifier |
Наукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. Випуск 38 — Донецьк: ДонНТУ, 2002
http://ea.donntu.edu.ua/handle/123456789/16262 |
|
| Publisher |
ДонНТУ
|
|