Реализация схемы совмещенного автомата в базисе FPGA
Vernadsky National Library of Ukraine
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Реализация схемы совмещенного автомата в базисе FPGA
|
|
| Creator |
Баркалов, А.А.
Титаренко, Л.А. Визор, Я.Е. Матвиенко, А.В. |
|
| Description |
Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB
Запропоновано метод синтезу суміщеного мікропрограмного автомата, орієнтований на НВІС типу FPGA. Метод дозволяє отримати схему з мінімальним числом елементів LUT і блоків EMB. The method is proposed for realization of combined microprogrammed automation targeting FPGA. The method allows obtaining a circuit with minimum number of LUTs and EMBs. |
|
| Date |
2017-07-21T10:27:38Z
2017-07-21T10:27:38Z 2016 |
|
| Type |
Article
|
|
| Identifier |
Реализация схемы совмещенного автомата в базисе FPGA / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи.— 2016.— № 15.— С. 10-19.— Бібліогр.: 15 назв.— рос.
1817-9908 http://dspace.nbuv.gov.ua/handle/123456789/122858 004.274 |
|
| Language |
ru
|
|
| Relation |
Комп’ютерні засоби, мережі та системи
|
|
| Publisher |
Інститут кібернетики ім. В.М. Глушкова НАН України
|
|