Уменьшение числа элементов табличного типа в схеме совмещенного микропрограммного автомата
Vernadsky National Library of Ukraine
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Уменьшение числа элементов табличного типа в схеме совмещенного микропрограммного автомата
|
|
| Creator |
Баркалов, А.А.
Титаренко, Л.А. Визор, Я.Е. Матвиенко, А.В. |
|
| Description |
Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA. Метод позволяет получить схему с минимальным числом элементов LUT.
Запропоновано метод синтезу суміщеного мікропрограмного автомата на FPGA. Метод мінімізує число елементів LUT. A synthesis method is proposed for FPGA-based combined automat. The method allows obtaining a circuit with minimum number of LUTs. The optimization is achieved due to transformation of state codes into codes of classes of pseudoequivalent states. An example is given for application of the proposed method. |
|
| Date |
2018-03-23T19:27:13Z
2018-03-23T19:27:13Z 2017 |
|
| Type |
Article
|
|
| Identifier |
Уменьшение числа элементов табличного типа в схеме совмещенного микропрограммного автомата / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи. — 2017. — № 16. — С. 20-29. — Бібліогр.: 14 назв. — рос.
1817-9908 http://dspace.nbuv.gov.ua/handle/123456789/131506 004.274 |
|
| Language |
ru
|
|
| Relation |
Комп’ютерні засоби, мережі та системи
|
|
| Publisher |
Інститут кібернетики ім. В.М. Глушкова НАН України
|
|