Имплементация кубитных структур данных в параллельный вычислитель
Електронного архіву Харківського національного університету радіоелектроніки (Open Access Repository of KHNURE)
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Имплементация кубитных структур данных в параллельный вычислитель
|
|
| Creator |
Хаханов, В. И.
Хаханова, И. В. Дахири, Фарид |
|
| Subject |
Verilog-модель устройства
Имплементация Генератор |
|
| Description |
Предлагается практическая реализация генератора HDL-кода «квантовых» процессо- ров, использующих диаграммы Хассе для параллельных векторно-логических (теоретико- множественных) вычислений булеанов, применяемых для ускорения решения задач, моде- лирования, верификации, диагностирования. Программно-аппаратная реализация процес- сора основывается на использовании языков программирования: С++, Verilog, Python 2.7 и платформ: Microsoft Windows, X Window (в Unix и Linux) и Macintosh OS X. Генератор HDL-кода дает возможность автоматически синтезировать HDL-коды процессорной струк- туры от 1 до 16 двоичных разрядов для параллельной обработки соответствующего количе- ства входных векторов или слов. Верификация HDL-кода процессора выполняется на тесто- вых примерах задачи покрытия, использующих две стратегии оптимизации: реверсивный алгоритм для устранения избыточности и разбиение матрицы покрытий на части в целях их последующей параллельной обработки процессорами Хассе. |
|
| Date |
2017-06-13T15:07:40Z
2017-06-13T15:07:40Z 2014 |
|
| Identifier |
http://openarchive.nure.ua/handle/document/3869
|
|
| Language |
ru
|
|
| Publisher |
Научно-технический журнал : Автоматизированные системы управления и приборы автоматики
|
|