Оптимизация схемы адресации КМУУ с элементарными цепями
EIRZNTU - Electronic Institutional Repository of Zaporizhzhia National Technical University
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Оптимизация схемы адресации КМУУ с элементарными цепями
Optimization of addressing circuit for CMCU with elementary chains Оптимізація схеми адресації КМПК із елементарними ланцюгами |
|
| Creator |
Баркалов, Олександр Олександрович
Barkalov, Alexandr A. Баркалов, Александр Александрович Зеленьова, Ірина Яківна Zelenyova, Irina J. Зеленева, Ирина Яковлевна Єфименко, Костянтин Миколайович Efimenko, Konstantin M. Ефименко, Константин Николаевич |
|
| Subject |
композиційний мікропрограмний пристрій керування
граф-схема алгоритму керування елементарний операторний лінійний ланцюг логічна схема пристрою керування compositional microprograming control unit flow-chart of control algorithm elementary operational linear chain logic circuit of coontrol unit композиционное микропрограммное устройство управления граф-схема управляющего алгоритма элементарная операторная линейная цепь логическая схема устройства управления |
|
| Description |
Баркалов А.А., Ефименко К.Н., Зеленева И.Я. Оптимизация схемы адресации КМУУ с элементарными цепями // Наукові праці Донецького національного технічного університету. Серія: «Обчислювальна техніка та автоматизація» (ОТА) № 1(24).– Донецьк: ДонНТУ, 2013.– С. 214-221.
UK: Запропоновано метод зменшення апаратурних витрат у схемі КМПК із елементарними ланцюгами, який орієнтовано на технологію FPGA. Метод засновано на використанні трьох джерел кодів класів псевдоеквівалентних ЕОЛЛ та мультіплексору, який дозволяє вибрати одне з цих джерел. Такій підхід дозволить зменшити число LUT елементів у схемі адресації КМПК. Наведено приклад використання запропонованого методу. EN: The article is devoted to development of synthesis and optimization methods of compositional microprogram control units (CMCU) on FPGA (field-programmable logic arrays). For optimization of a system-on-a-chip resources the method of a structural reduction is used due realization of the compositional microprogram control unit. A method for reducing the hardware amount in the circuit of CMCU with elementary chains oriented on FPGA technology is proposed. The method is based on the usage of three sources of codes classes of pseudoequivalent EOLC (elementary operational linear chains) and a multiplexer to choose one of these sources. RU: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями, ориентированный на технологию FPGA. Метод основан на использовании трех ис-точников кодов классов псевдоэквивалентных ЭОЛЦ и мультиплексора, позволяющего вы-брать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода. |
|
| Date |
2015-03-24T11:32:03Z
2015-03-24T11:32:03Z 2013 |
|
| Type |
Article
|
|
| Identifier |
2075-4272
http://eir.zntu.edu.ua/handle/123456789/234 |
|
| Language |
ru
|
|
| Publisher |
Донецький національний техничний університет
|
|