Реализация КМУУ с общей памятью на гибридных FPGA
EIRZNTU - Electronic Institutional Repository of Zaporizhzhia National Technical University
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Реализация КМУУ с общей памятью на гибридных FPGA
Implementation of CMCU with common memory in hybrid FPGA Реалізація КМПК із загальною пам'яттю на гібридних FPGA |
|
| Creator |
Баркалов, Олександр Олександрович
Barkalov, Alexandr A. Баркалов, Александр Александрович Титаренко, Лариса Олександрівна Titarenko, Larisa A. Титаренко, Лариса Александровна Єфименко, Костянтин Миколайович Efimenko, Konstantin M. Ефименко, Константин Николаевич Зеленьова, Ірина Яківна Zelenyova, Irina J. Зеленева, Ирина Яковлевна |
|
| Subject |
композиційний мікропрограмний пристрій керування
алгоритм керування операторний лінійний ланцюг гібридні FPGA compositional microprograming control unit control algorithm operational linear chain hybrid FPGA композиционное микропрограммное устройство управления алгоритм управления операторная линейная цепь гибридные FPGA |
|
| Description |
Баркалов А.А., Титаренко Л.А., Ефименко К.Н., Зеленева И.Я. Реализация КМУУ с общей памятью на гибридных FPGA // Наукові праці Донецького національного технічного університету. Серiя "Проблеми моделювання та автоматизації проектування" (МАП). Випуск 1(12)-2(13) - Донецьк: ДонНТУ. – 2013. – С. 33-42.
UK:Пропонується метод зменшення апаратурних витрат в схемі КМПК із загальною пам'яттю, який орієнтовано на технологію гібридних FPGA. Метод засновано на використанні двох джерел кодів класів псевдоеквівалентних ОЛЛ та реалізації схеми адресації мікрокоманд на вбудованих PLA. Такий підхід дозволяє зменшити загальну площу кристала, яку займає схема пристрою керування. EN: The proposed method is bound for reducing the hardware amount of scheme compositional microprogramming control unit (CMCU) with shared memory, oriented to the technology of hybrid FPGA. The method is based on the using of the hybrid FPGA structural features. This method is effective if there are certain classes of pseudoequivalent operational linear chains (OLC) in the original control algorithm. Under the certain conditions this method also allows to implement the scheme of addresses as a single unit PLA. This significantly reduces the chip area occupied by the circuit. RU: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с общей памятью, ориентированный на технологию гибридных FPGA. Метод основан на использовании двух источников кодов классов псевдоэквивалентных ОЛЦ и реализации схемы адресации микрокоманд на встроенных PLA. Такой подход позволяет уменьшить общую площадь кристалла, занимаемую схемой устройства управления. Приведен пример применения предложенного метода. |
|
| Date |
2015-03-25T07:29:27Z
2015-03-25T07:29:27Z 2013 |
|
| Type |
Article
|
|
| Identifier |
2074-7888
http://eir.zntu.edu.ua/handle/123456789/239 |
|
| Language |
ru
|
|
| Publisher |
Донецьций національний технічний університет
|
|