Оптимизация схемы композиционного микропрограммного устройства управления с общей памятью
EIRZNTU - Electronic Institutional Repository of Zaporizhzhia National Technical University
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Оптимизация схемы композиционного микропрограммного устройства управления с общей памятью
Optimization of compositional microprogramming control unit with common memory Оптимізація схеми композиційного мікропрограмного пристрою керування із загальною пам'яттю |
|
| Creator |
Баркалов, Олександр Олександрович
Barkalov, Alexandr A. Баркалов, Александр Александрович Титаренко, Лариса Олександрівна Titarenko, Larisa A. Титаренко, Лариса Александровна Зеленьова, Ірина Яківна Zelenyova, Irina J. Зеленева, Ирина Яковлевна Цололо, Сергій Олексійович Tsololo, Sergey A. Цололо, Сергей Алексеевич |
|
| Subject |
композиційний мікропрограмний пристрій керування
операторний лінійний ланцюг граф-схема алгоритму мультиплексор логічна схема compositional microprogramming control unit operational linear chain flow-chart of algorithm logic circuit multiplexer композиционное микропрограммное устройство управления операторная линейная цепь граф-схема алгоритма мультиплексор логическая схема |
|
| Description |
Баркалов А.А., Титаренко Л.А., Цололо С.А., Зеленева И.Я. Оптимизация схемы композиционного микропрограммного устройства управления с общей памятью \\ Науковий журнал “Радіоелектроніка, інформатика, управління.” (РІУ) №1 (130) – Запоріжжя: ЗНТУ, -2014– С. 140-145.
UK: Запропоновано метод зменшення апаратурних витрат у схемі композиційного мік-ропрограмного пристрою керування із загальною пам’яттю при реалізації на мікросхемах FPGA, із урахуванням обмеження на число входів LUT елементів. Метод засновано на за-стосуванні двох джерел кодів класів псевдоеквівалентних операторних лінійних ланцюгів, а також на використанні надмірності, що має місце у вбудованих блоках пам’яті FPGA. Та-кій підхід дозволяє зменшити потрібну кількість LUT елементів у схемі адресації компози-ційного пристрою, внаслідок чого зменшується площа кристалу FPGA, яку займає схема КМУУ із загальною пам’яттю, що дозволяє отримати реалізацію, якій притаманна менша вартість, ніж відомим з літератури аналогам. У статті наведено приклад використання методу. EN: A method for reducing the hardware amount in the circuit of compositional microprogramming control unit with common memory is proposed oriented to FPGA technology. The restrictions of LUT’s input number are taken into account. The method is based on the use of two sources of codes classes of pseudoequivalent operational linear chain and use a multiplexer to choose one of these sources. Also the surplus of FPGA’s embedded memory blocks is used. Such an approach would reduce the number of LUT elements in the addressing subcircuit of compositional microprogramming control unit, that leads to reducing of common hardware amount and price of the unit. An example of the proposed method application is given. RU: Предлагается метод уменьшения аппаратурных затрат в схеме композиционного микропрограммного устройства управления с общей памятью при реализации на микросхе-мах FPGA, с учетом ограничения на число входов LUT элементов. Метод основан на приме-нении двух источников кодов классов псевдоэквивалентных операторных линейных цепей, а также на использовании избыточности встроенных блоков памяти FPGA. Такой подход позволяет уменьшить требуемое число LUT элементов в схеме адресации композиционного устройства, вследствие чего уменьшается площадь кристалла FPGA, занимаемая схемой КМУУ с общей памятью, что позволяет получить реализацию, обладающую меньшей сто-имостью, чем известные из литературы аналоги. В статье описан пример применения предложенного метода. |
|
| Date |
2015-03-25T07:45:11Z
2015-03-25T07:45:11Z 2014 |
|
| Type |
Article
|
|
| Identifier |
1607-3274
http://eir.zntu.edu.ua/handle/123456789/242 |
|
| Language |
ru
|
|
| Publisher |
Запорізький національний технічний університет
|
|