Імітансний суматор
Репозитарій Вінницького Національного Технічного Університету
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Імітансний суматор
Иммитансный сумматор Immittance adder |
|
| Creator |
Філинюк, М. А.
Ліщинська, Л. Б. Лазарєв, О. О. Стахов, В. П. |
|
| Subject |
суматор
імітанс імітансна логіка иммитанс иммитансная логика adder immittance immittance logic |
|
| Description |
В роботі наведено обґрунтування схеми імітансного суматора, побудованого на основі імітансних суматорів за модулем 2, елементів «І» та «АБО». Запропоновано математичну модель імітансного суматора, досліджені діапазони вхідних і вихідних імітансів. Запропоновано рекомендації для забезпечення високої завадостійкості при роботі схеми. Проведено моделювання роботи схеми імітансного суматора за умови всіх можливих вхідних логічних станів за допомогою програмного пакета AWR Design Environment 9.00, а також запропонована топологія імітансного суматора, побудована на мікросмужкових лініях передачі.
В работе приведено обоснование схемы иммитансного сумматора, построеного на основе иммитансных сумматоров по модулю 2, элементов «И» и «ИЛИ». Предложена математическая модель иммитансного сумматора, исследованы диапазоны входных и выходных иммитансов. Предложены рекомендации для обеспечения высокой помехоустойчивости при работе схемы. Проведено моделирование работы схемы иммитансного суматора при всех возможных входных логических состояниях с помощью програмного пакета AWR Design Environment 9.00, а также предоложена топология иммитансного сумматора, построенная на микрополосковых линиях передачи. This paper deal with the immittance adder, using active immittance as a information parameter and constructed on the basis of immittance adders modulo 2, elements "AND" and "OR". A mathematical model of the immittance adder is proposed, the ranges of input and output immittances are investigated. Recommendations are proposed to ensure high noise immunity during operation of the circuit. Modeling of the operation of the immittance adder scheme with all possible input logic states was carried out using the AWR Design Environment 9.00 software package, and the topology of the immitant adder constructed on microstrip transmission lines is proposed. |
|
| Date |
2019-05-13T08:17:01Z
2019-05-13T08:17:01Z 2017 |
|
| Type |
Article
|
|
| Identifier |
Імітансний суматор [Текст] / М. А. Філинюк, Л. Б. Ліщинська, О. О. Лазарєв, В. П. Стахов // Інформаційні технології та комп'ютерна інженерія. – 2017. – № 3. – С. 69-75.
1999-9941 2078-6387 http://ir.lib.vntu.edu.ua//handle/123456789/24711 621.38 |
|
| Language |
uk_UA
|
|
| Relation |
Інформаційні технології та комп'ютерна інженерія. № 3 : 69-75.
https://itce.vntu.edu.ua/index.php/itce/article/view/692 Моноиммитансные логические RLC-элементы / Н.А. Филинюк, Л.Б. Лищинская, Е.В. Войцеховская, В.П. Стахов // Вістник Хмельницького національного університету, № 3. – 2015 р. – с.117-121. Иммитансный полусумматор / Філинюк М. А., Ліщинська Л. Б., Лазарєв О. О., Стахов В. П. // Міжнародний науково-технічний журнал "Вимірювальна та обчислювальна техніка в технологічних процесах", №2 – 2017 р. – с.97-100. Новиков Ю.В. Введение в цифровую схемотехнику. Курс лекций. / Ю.В. Новиков // М.: Интернет-университет информационных технологий, 2006. — c. 343 — ISBN 5-94774-600-Х. Investigation of circuit features of the immittance modulo-2 adder realization / N. A. Filinyuk, L. B. Lishchynska, A. A. Lazarev etc. // Proc. of SPIE, Vol. 10445. J. Bhattacharya Rudiments of Computer Science / Joyrup Bhattacharya // Academic Publishers. — 2010. — ISBN 978-93-80599-02-1. |
|
| Format |
application/pdf
|
|
| Publisher |
ВНТУ
|
|