Минимизация длины топологических путей прохождения сигналов по матрице процессоров при размещении системы булевых уравнений в Programmable Unlimited Systems
Наукові видання Харківського національного університету Повітряних Сил
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Минимизация длины топологических путей прохождения сигналов по матрице процессоров при размещении системы булевых уравнений в Programmable Unlimited Systems
МІНІМІЗАЦІЯ ДОВЖИНИ ТОПОЛОГІЧНИХ ШЛЯХІВ ПРОХОДЖЕННЯ СИГНАЛІВ ПО МАТРИЦІ ПРОЦЕСОРІВ ПРИ РОЗМІЩЕННІ СИСТЕМИ БУЛЕВИХ РІВНЯНЬ У PROGRAMMABLE UNLIMITED SYSTEMS MINIMIZATION OF TOPOLOGICAL PATH LENGTH OF SIGNALS PASSING TROUGH THE PROCESSORS MATRIX IN THE PROCESS OF BOOLEAN EQUATIONS SYSTEM LOCATION AT PROGRAMMABLE UNLIMITED SYSTEMS |
|
| Creator |
Н.Т. Процай
Н.Т. Процай N.T. Protsai |
|
| Subject |
Розвиток радіотехнічного забезпечення, асу та зв’язку повітряних сил
УДК 681.32 мультипроцессор, секвенсер, Programmable Unlimited Systems, планарная структура, волновой алгоритм, булевы уравнения, граф, минимизация пути на графе мультипроцесор, секвенсер, Programmable Unlimited Systems, планарна структура, хвильовий алгоритм, булеві рівняння, граф, мінімізація шляху на графі multiprocessor, sequencer, Programmable Unlimited Systems, planar structure, wave algorithm, Boolean equations system, graph, minimization of path in the graph |
|
| Description |
В статье предложен метод решения задачи минимизация общей длины топологических путей прохождения сигналов по матрице процессоров при размещении системы булевых уравнений в Programmable Unlimited Systems, в целях максимального использования параллельного и конвейерного режимов работы мультипроцессора для получения решения за минимально возможное время. Приведены топологическая и математическая модели структуры процессора. Проанализированы достоинства и недостатки метода. Очерчены перспективы дальнейших исследований в данном направлении.
В статті запропоновано метод розв’язання задачі мінімізації загальної довжини топологічних шляхів проходження сигналів по матриці процесорів при розміщенні системи мулевих рівнянь у Programmable Unlimited Systems з метою максимального використання паралельного та конвеєрного режимів роботи мультипроцесора для отримання розв’язку за мінімально можливий час. Наведено топологічна та математична моделі структури процесора. Проаналізовано достоїнства та недоліки метода. Окреслені перспективи подальших досліджень у зазначеному напрямку In the article is proposed a method solution of the problem minimization length topological tract of signals passing from the processors matrix location boolean equations system at programmable unlimited systems. This method is useful, when it is need to use maximally parallel and conveyor operating modes of multiprocessor to get solution of the problem in the shortest possible time. There are topology and mathematical models of processor structure. Dignities and shortcomings of method are analyzed. There are outlined perspectives of discovery at this direction. |
|
| Publisher |
Харківський національний університет Повітряних Сил ім. І. Кожедуба
Харьковский национальный университет Воздушных Сил им. И. Кожедуба Kharkiv national Air Force University named after I. Kozhedub |
|
| Date |
2015
|
|
| Type |
info:eu-repo/semantics/article
info:eu-repo/semantics/publishedVersion Рецензована стаття |
|
| Format |
application/pdf
|
|
| Identifier |
http://www.hups.mil.gov.ua/periodic-app/article/768
|
|
| Source |
Наука і техніка Повітряних Сил Збройних Сил України. — 2015. — № 1(18). 157-161
Наука и техника Воздушных Сил Вооруженных Сил Украины. — 2015. — № 1(18). 157-161 Science and Technology of the Air Force of Ukraine. — 2015. — № 1(18). 157-161 2223-456X |
|
| Language |
rus
|
|
| Relation |
http://www.hups.mil.gov.ua/periodic-app/article/768/nitps_2015_1_35.pdf
|
|