Розробка теоретичних основ побудови високопродуктивних комп`ютерних систем з динамічним розпаралелюванням обчислювальних процесів
DSpace at NTB NTUU KPI
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Розробка теоретичних основ побудови високопродуктивних комп`ютерних систем з динамічним розпаралелюванням обчислювальних процесів
|
|
| Subject |
CISC-RISC
станції резервації буфер переупорядкування принцип позачергової обробки команд паралелізм рівня команд фізичне джерело операнду принцип обробки відсутності сторінок буфер впорядкування пам`яті даних 004.7 |
|
| Description |
Звіт по НДР: 165 с., 53 рис., 10 табл., 52 джерела. Об`єкт досліджень: можливість апаратної реалізації моделі обчислень на основі управління потоком даних у паралельних обчислювальних системах. Мета роботи: забезпечення реалізації моделі обчислень на основі динамічного розподілу завдань у паралельних обчислювальних системах, що сприятиме підвищенню продуктивності та масштабованості у досить широких межах. Призначення – робота спрямована на розробку архітектури ядра реконфігурованого суперскалярного RISC-мікропроцесора з розширеними властивостями виявлення паралелізму на рівні команд та динамічним перерозподілом паралельних функціональних блоків мікропроцесорного ядра між чергами готових до виконання RISC-операцій у відповідності до множини виконуваних CISC-команд. Розроблено теоретичні основи побудови архітектури ядра суперскалярного RISC-мікропроцесора з розширеними властивостями виявлення паралелізму на рівні команд. Досягнення розширення паралелізму на рівні команд досягнуто шляхом організації: одночасного декодування на RISC-операції командного вікна одного з оброблюваних потоків за розміром 32 байта, та одночасної обробки до чотирьох потоків команд з набору x86-64. Декодування командних вікон, відносно оброблюваних потоків, відбувається почергово. Декодування командних вікон, відносно команд окремого оброблюваного потоку, відбувається з прогнозом їх галуження та позачерговим запуском на виконання. В розроблюваній мікроархітектурі процесорного ядра застосовано децентралізовану схему пристрою контролю та управління процесами виконання команд в конвеєрі, що розподілена по всіх сегментах конвеєра. При завершенні одного з оброблюваних потоків команд, замість нього запускається службовий потік команд з віртуальним номером процесу 0. Він диспетчеризує інший потік команд для виконання, вибираючи його між готових до виконання потоків. При цьому він здійснює перезавантаження частини регістрової пам’яті пристрою обробки відсутності сторінок віртуальної пам’яті додатку та частин всіх кешів і буферів TLB процесорного ядра, що зв’язані з обробкою віртуального номера процесу (від 1 до 4), що завершився. Розроблено новий підхід до практичного вирішення завдань динамічного планування для паралельних систем, побудованих на базі процесорів із класичною архітектурою, що ґрунтується на застосуванні потокової моделі обчислень. Сутність нового підходу досліджено на прикладах реалізації алгоритмів деяких популярних чисельних методів. |
|
| Publisher |
Київ
Національний технічний університет України "Київський політехнічний інститут" |
|
| Contributor |
Луцький, Г.
|
|
| Date |
2014-07-25T08:13:18Z
2014-07-25T08:13:18Z 2013 |
|
| Type |
Technical Report
|
|
| Format |
166 л.
|
|
| Identifier |
КВНТД І.1 01.05.01
Д/б №2402-ф Розробка теоретичних основ побудови високопродуктивних комп`ютерних систем з динамічним розпаралелюванням обчислювальних процесів : звіт про НДР (заключ.) НТУУ "КПІ" ; кер. роб. Г. Луцький. - К., 2013. - 166 л. + CD-ROM + Д/б №2402-ф 0111U001475 http://ela.kpi.ua/handle/123456789/8197 |
|
| Language |
uk
|
|
| Rights |
Звіт захищений авторським правом. Переглянути його можливо з цього джерела з будь-якою метою, але копіювання та розповсюдження в будь-якому форматі забороняється без письмового дозволу.
|
|