Математична та комп’ютерна моделі блоку достовірності кеш-пам’яті архітектури ІА-32
DSpace at Ternopil State Ivan Puluj Technical University
Переглянути архів Інформація| Поле | Співвідношення | |
| Title |
Математична та комп’ютерна моделі блоку достовірності кеш-пам’яті архітектури ІА-32
Mathematical and computer models of the memory cache reliability unit of the IA-32 architecture |
|
| Creator |
Пуйденко, Вадим
Puydenko, Vadym |
|
| Contributor |
Харківський радіотехнічний коледж, Україна
|
|
| Subject |
функціональна логіка
внутрішня кеш-пам’ять блок достовірності блок даних functional logic on-chip cache memory unit of the reliability data block 004.312 |
|
| Description |
В науково-дослідницькій праці автором вирішується задача синтезу функціональної логіки роботи блоку достовірності внутрішньої кеш-пам’яті при умовах промахів або заповнень рядків блоку даних Іn the presented scientific research work the author solves the problem of synthesis of the functional logic of the work of the unit of reliability of the on-chip cache memory under the conditions of misses and filling the rows of the data block. |
|
| Date |
2019-07-15T16:32:27Z
2019-07-15T16:32:27Z 2019-06-20 2019-06-20 |
|
| Type |
Conference Abstract
|
|
| Identifier |
Пуйденко В. Математична та комп’ютерна моделі блоку достовірності кеш-пам’яті архітектури ІА-32 / Вадим Пуйденко // Матеріали Ⅳ Міжнародної науково-технічної конференції „Теоретичні та прикладні аспекти радіотехніки, приладобудування і компʼютерних технологій“ присвячена 80-ти річчю з дня народження професора Я.І. Проця, 20-21 червня 2019 року. — Т. : ФОП Паляниця В. А., 2019. — С. 222–225. — (Автоматизація, компютерні технології та робототехніка).
978-617-7331-85-7 http://elartu.tntu.edu.ua/handle/lib/28837 Puydenko V. (2019) Matematychna ta kompiuterna modeli bloku dostovirnosti kesh-pamiati arkhitektury IA-32 [Mathematical and computer models of the memory cache reliability unit of the IA-32 architecture]. Materialy Ⅳ Mizhnarodnoi naukovo-tekhnichnoi konferentsii "Teoretychni ta prykladni aspekty radiotekhniky, pryladobuduvannia i kompʼiuternykh tekhnolohii" prysviachena 80-ty richchiu z dnia narodzhennia profesora Ya.I. Protsia (Tern., 20-21 June 2019), pp. 222-225 [in Ukrainian]. |
|
| Language |
uk
|
|
| Relation |
Матеріали Ⅳ Міжнародної науково-технічної конференції „Теоретичні та прикладні аспекти радіотехніки, приладобудування і компʼютерних технологій“ присвячена 80-ти річчю з дня народження професора Я.І. Проця, 2019
1. В.Л. Григорьев Микропроцессор i486. Архитектура и программирование. Книга 2,3,4. Аппаратная архитектура. – М., ГРАНАЛ, 1993. – с. 111, ил. 54 2. Брей Б. Микропроцессоры Intel: 8086/8088, 80186/80188, 80286, 80386, i486, Pentium, Pentium Pro, Pentium 2, Pentium 3, Pentium 4. Архитектура, программирование и интерфейсы. Шестое издание: Пер. с англ. - СПб.: БХВ- Петербург, 2005. – 1328 с.: ил. 1. V.L. Hrihorev Mikroprotsessor i486. Arkhitektura i prohrammirovanie. Kniha 2,3,4. Apparatnaia arkhitektura, M., HRANAL, 1993, P. 111, il. 54 2. Brei B. Mikroprotsessory Intel: 8086/8088, 80186/80188, 80286, 80386, i486, Pentium, Pentium Pro, Pentium 2, Pentium 3, Pentium 4. Arkhitektura, prohrammirovanie i interfeisy. Shestoe izdanie: transl. from English - SPb., BKhV- Peterburh, 2005, 1328 p., il. |
|
| Rights |
© Тернопільський національний технічний університет імені Івана Пулюя, укладання, оформлення, 2019
|
|
| Format |
222-225
4 |
|
| Coverage |
20-21 червня 2019 року
20-21 June 2019 Тернопіль Ternopil |
|
| Publisher |
ФОП Паляниця В. А.
FOP Palyanitsa V. A. |
|